微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 过孔导致的延时 如何等长处理

过孔导致的延时 如何等长处理

时间:10-02 整理:3721RD 点击:
各位硬件同胞们,我有一个问题想想问问大家,ALLEGRO 可以做等长,相信大家都知道,但是这种等长只考虑到了线的传输延时,但是不同的线的过孔数目可能不一样,有的线的过孔多一些,有的则少一些,过孔多的线必然有较大的延时,如何让ALLRGRO知道过孔的延时啊。这样做的等长我觉得才更加合理。

你设置好一组线的等长约束后,线上所打的过孔在计算长度时自然就算在内了,当然你的叠层参数必须设置好,因为关系到信号线换层时的层间距。

好好看下线长,应该是把过孔算在内的,如果没算在内的话说明你的等长约束设置有问题;

把 Z Axis Delay 打开

2L,过孔的相对于导线的长度是自动计算在内吗?同样的叠层,过孔的大小,焊盘的宽度有无影响?还有阻抗的连续性如何控制?望高手解答

求详解

回复 CAD_SI 的帖子
你说的是allegro直接就有的快捷键或者工具吗?在那个菜单下,没有看到啊

回复 CAD_SI 的帖子
"把 Z Axis Delay 打开",在哪个菜单下?没找到 ,请指点一下,谢谢!

规则管理器里 Analysis 菜单里





你说的是过孔的寄生电容导致的上升沿退化的问题吧

回复 CAD_SI 的帖子
把这个打开就能使线上所打的过孔在计算长度时自动计算在内了吗、?

你打开就OK了

回复 jiaoweiyong 的帖子
请问你用过这个功能吗,用过的话详细说下,我发现打开或者关闭这个功能,同一走线会发生很大变化,现在正在布等长,这个到底要不要打开,纠结中……

谁用过Z Axis Delay 的具体说下啊

谁用过Z Axis Delay 的具体说下啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top