微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教DDR2布线问题!

请教DDR2布线问题!

时间:10-02 整理:3721RD 点击:
在ATOM E6XX CPU daasheet中要求DQ数据线, 数据 Strobe Signal(DM,DQS)长度是2250-2850mil,就是说最小长度是2250mil 最大长度是2850mil。在布线的时候实际可不可以比2250mil短呢?比如1500-2000mil之间。谢谢了

有人知道吗?请教了!

按照你们对DDR2的一贯布线,比要求的实际短是否可行?

请教了!谢谢!

一组相对长度在一个范围即可……

好像可以吧,越短应该越好才是.

能越短当然是越好了

数据线是越短越好,地址线与时钟线就不一定了。

不知道长度没在范围内会不会影响其他因素

DDR2的的数据线是参考数据选通(DQS),DQS参考CLK,不是越短越好,要在允许的误差范围内才是最好的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top