• · 分层问题11-06
• · 求allegro 15.7 下載點！11-06
• · 学 Allegro 一定要会 Autocad 的理由11-06
• · 新的 16.3 期盼中。11-06
• · 这种线是怎么拉出来的11-06
• · 覆静态铜时,明明指定了网络,还是变成孤铜.11-06
• · 我的SPB16.3安装问题请教各位大虾11-06
• · 遇到难题,关于soldermask.11-06
• · cadence中添加焊盘出不来添加焊盘的对话框11-06
• · 添加焊盘时不出现自己做的焊盘11-06
• · 是我的错还是ALLEGRO的错？11-06
• · 做封装遇到的问题11-06
• · allegro 更新网络表出错11-06
• · 能不能把一个shap变成一个void11-06
• · 16.2版本的差分线规则 与其他信号线的间距20MIL该如何设置 请教高手11-06
• · 江湖告急！封装无法生成！11-06
• · 使用用Layout2allegro时怎么没有生成brd文件啊？11-06
• · 求助：关于Flash焊盘无法显示的问题11-06
• · 求relative propagation delay 的时间的计算方法？11-06
• · LGA封装，知道的帮下忙？11-06
• · Allegro将四层板的底层设置为negative的plane可行吗？11-06
• · LP wizard椭圆焊盘怎么做11-06
• · 导出网表出现的问题，求高手给点解决办法，谢谢！11-06
• · 关于IPC-7351 LP 导出ALLEGRO封装没有丝印层的问题11-06
• · 元件摆放好之后， 是不是就可以布线了？11-06