微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 覆静态铜时,明明指定了网络,还是变成孤铜.

覆静态铜时,明明指定了网络,还是变成孤铜.

时间:10-02 整理:3721RD 点击:
从颜色上看,也指派到了VCC,如图一,但势行删孤铜时,它变成了可删除的孤铜.如图二.而同样是VCC,我在别处加的静态铜却没有变成可删除的孤铜,我试了很多遍了,找不出问题出在哪?请高手指教,谢谢.




看那两个小shape的属性,确认一下是不是加上了网络

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top