• · 为什么不能load symbol？11-06
• · FPM不能使用？(Foot Print Maker)别急，那是作者的小玩笑11-06
• · 请问，怎么把protel 里面的封装导入到cadence11-06
• · 关于12层板的叠层建议11-06
• · 关于shape与route Keepin间距11-06
• · FPGA仿真问题11-06
• · cadence 16.3 的数字仿真能用吗？我的不能用。11-06
• · allegro 中的pad_designer问题？11-06
• · Cadence Allegro发布最新16.5版本11-06
• · backdrill setup and analysis ？11-06
• · 后仿真求助11-06
• · 如何处理这样的因为元件摆放产生的DRC问题11-06
• · 怎样让allegro显示光标？11-06
• · allegro 正片花焊盘问题？11-06
• · 在allegro的布线过程中如何让POWER或GND这样显示？11-06
• · 求助！:DRC告警的问题11-06
• · 急！请帮忙看看，打开文件出错，导致无法打开（内附图），怎么解决，谢谢了！11-06
• · 急！请大家帮忙看看，打开文件报错，导致打不开是什么原因，谢谢！11-06
• · Allegro SPB16.2 怎么改变飞线颜色？11-06
• · Allegro导入PADS里面转出来asc文件，会报错11-06
• · 表贴元件封装的焊盘制作问题11-06
• · 16.5 5月23发布！11-06
• · 请教：这段走线怎么这么细？如附图11-06
• · 怎么找datasheet11-06
• · 差分线打过孔，两个过孔之间的距离如何设置？11-06