• · 急：allegro 16.3 如何一比一打印封装？11-06
• · DIP和VIA11-06
• · 关于互连线与传输线讨论11-06
• · 如图所示，差分布线----创建一个新的电气约束的问题11-06
• · 如图所示，差分布线无法创建，刚学习，第一步就卡住了11-06
• · 这个怎么仿真的11-06
• · 关于负片中的过孔flash问题11-06
• · cadence 默认设置如何修改如何操作？每次修改都挺麻烦11-06
• · 求助：如何画指定半径的圆或如何修改圆（弧）的半径？11-06
• · 制作不规则焊盘，出现偏移情况，改变不了OFFSET的大小！11-06
• · Allegro放置format问题：11-06
• · ALLEGRO走线可以不捕捉格点吗？11-06
• · DRC请教11-06
• · orcad 16.6的放大缩小11-06
• · 新手问题，请有经验的人解答数字地与模拟地的分割！11-06
• · PCB中无法直接设置图纸大小（16.5版本）11-06
• · 差分对 设置的线间距怎么总是被报小于spacing rule，出现DRC错误，这是怎么回事？11-06
• · Cadence16.6的原理图中的bug11-06
• · 破解16.6出现的问题11-06
• · ddr3单端阻抗和差分阻抗（非常急，在线等！）11-06
• · 同一台电脑装不同版本ALLEGRO的问题11-06
• · 请教，高度检查。11-06
• · 求助, 16.6怎么找出没有连接的网络？11-06
• · 关于stroke问题11-06
• · 请问.gdo格式的gerber有办法转化为.brd吗？11-06