• · SI9000过了2003.1.1日怎么继续使用11-06
• · allegro怎么在板子的边缘生成4mm宽的阻焊层11-06
• · allegro16.3中分区域操作后，不能合进来11-06
• · 叠层设置11-06
• · 为啥显示的island删不掉？11-06
• · 关于allegro实现等长11-06
• · 差分对规则设置11-06
• · 求助，有木有DDR3的布局布线的视频讲解教程11-06
• · 等长设置，Analyze不能查看等长，请看？有图？谢谢》》》11-06
• · 如何在自动布线时设置线走45°角，而不是90°？11-06
• · 射频电源铜皮上的地孔会引入干扰吗？11-06
• · allegro16.6设BUS问题11-06
• · 封装的问题11-06
• · SI Design Audit Audit Errors11-06
• · 为什么用LP Wizard 10.3制作allegro焊盘制作出来后没有焊盘只有框架11-06
• · 板框属性11-06
• · 关于加载skill的方法11-06
• · 讨论：带状线参考层含电源层，有分割，对阻抗影响有多大？11-06
• · 如何做板子四周有1mm裸露铜皮？11-06
• · 如图，封装怎么了，奇怪的三角形11-06
• · 请教一下从PADS导出哪个版本的ASC,能导入到ALLEGRO16.3里呀11-06
• · 更新原件的shape封装11-06
• · 更新铜皮11-06
• · 阻抗控制问题11-06
• · 捕捉栅格11-06