微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.6设BUS问题

allegro16.6设BUS问题

时间:10-02 整理:3721RD 点击:
在16.6约束管理器中,不能选中NET创建BUS,大家有没有同样的遭遇;用文本的办法还可以建。

用属性去设置,以还是可以的,后慢慢的BUS会被Net group取代掉的。

的确,我也是遇到该问题。

学习一下,原来替换了

能不能说说具体的方法 谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top