• · 如图所示的一排排整齐的过孔怎么添加？11-06
• · 下图的线 怎么改过来？如图二所示那样11-06
• · 下图提示的 错误是什么，CADENCE 无法保存？11-06
• · copy设计11-06
• · 还有多少人在用allegro15.711-06
• · allegro15.7软件11-06
• · 求助：AD9 转 Cadence allegro 16.511-06
• · cadence丝印问题11-06
• · 如图，MAX_LINE_WIDTH只读，怎么改？11-06
• · SPB16.5版本的怎么设置xnet？11-06
• · stoke不能用，有没有人知道这个问题出在哪呀？11-06
• · 使用Model Integrity时提示Runtime Error11-06
• · DDR布线时大家是怎么找出基准线在的呢？11-06
• · 关于焊盘的几个问题，希望高手指点11-06
• · 求助，修改蛇形线的时候能不能同时显示线的长度11-06
• · 交互式布局布线问题11-06
• · 紧急求助，关于drc的问题11-06
• · drill文件丢失一种规格的所有via的问题11-06
• · 如何使用动态铜情况下，解决不同封装连接方式不同。11-06
• · 出光绘文件的问题11-06
• · 提示：Resolve lock file and re-run netrev，如何解决？11-06
• · 一个建封装时不用改PIN Number的方法11-06
• · Allegro 的问题11-06
• · 请管理员处理！11-06
• · 电源线走线 所谓的环路有什么要求11-06