• · 求助怎样设置画pcb时禁止删除元件的元素11-06
• · allegro约束管理器中的hole指的是什么？11-06
• · 16.5导DXF有问题。11-06
• · 原理图中无pin脚封装删除不掉，见图片说明，请求帮助！11-06
• · 怎么样改变 线的属性 求救11-06
• · capture导网络表出错，请教怎么处理11-06
• · allegro 16.3 打开pad_designer 时 弹出这个提示，怎么解决11-06
• · 请教高手原理图管脚为什么无法靠近放置11-06
• · spb16.6 apd Via Shape Shorting 功能能用吗？11-06
• · 求助：Cadence allegro spb16.3 颜色配置导入无效11-06
• · 问下4层板的底层一般会铺动态地网络吗？11-06
• · 怎么收藏帖子啊11-06
• · 我在书上看到一句话“如果电路板需要分割平面时，分割必须在布线前完成”11-06
• · Allegro LAG 狀態11-06
• · 在电源层周围铺一窄带地怎么样11-06
• · 关于SPB16.6打开原理图时会访问官网的问题11-06
• · SOLDERMASK间距测量11-06
• · 大家进来讨论下机械孔和电气孔的适用范围11-06
• · cadence 16.3 Allegro怎么更改丝印层的线宽11-06
• · CADENCE 原理图添加封装，求助11-06
• · HDL画的原理图，怎么选择pin脚，然后对应高亮allegro里相应的pin脚呢？11-06
• · 为什么走线比焊盘宽这种情况就不允许11-06
• · 16.3中哪些地方可以打过孔哪些地方又不能啊11-06
• · ddr3不同数据组之间线长问题11-06
• · 约束条件11-06