微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro LAG 狀態

Allegro LAG 狀態

时间：10-02 整理：3721RD 点击：

在開始檔案之後，在點線或via 時都會Hilight起來造成超級lag
我安裝在hp DV6 6172TX NB WIN7系統
想請問有人有發生這種問題過嗎?
謝謝

上一篇：在电源层周围铺一窄带地怎么样
下一篇：我在书上看到一句话“如果电路板需要分割平面时，分割必须在布线前完成”

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top