微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ddr3不同数据组之间线长问题

ddr3不同数据组之间线长问题

时间:10-02 整理:3721RD 点击:
请问下例如4个DDR走线,4组不同数据线组之间的 长度差控制在多少 ?谢谢

数据线等长控制在25mil


四组数据线之间没有特定的长度控制要求!

4个DDR数据组  之间,不是数据组内啊

谢谢大家

看主芯片来定,比如说有些主芯片,数据组内都不需要等长,主芯片会bit by bit补偿。

DDR3采用菊花链拓扑,对数据线组间等长要求应该不大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top