• · 在时序路径中插入buffer的效果，菜鸟觉得有点小矛盾12-31
• · DC综合中compile和compile_ultra有什么区别？12-31
• · 关于redhawk中 关键词：FREQUENCY的定义方法和使用（.GSR关键词）12-31
• · Std cell的leakage分析12-31
• · 使用design compiler时没有db文件怎么办？12-31
• · soc encounter 时候，遇到这两个问题，有知道怎么解决的么12-31
• · 我的QRC在assura不能用，还有就是assura挂不到virtuoso的layout菜单栏，求助12-31
• · ICC 将模拟端提供的单元库gds文件作为reference library求助12-31
• · 各种blockage的概念和作用12-31
• · 请教下：ICC 里IR drop怎么分析12-31
• · PrimeRail extract_supply_parasitics 错误12-31
• · 关于designware和synthetic_library的一些问题！12-31
• · lefout.list的格式问题12-31
• · 时钟树的作用12-31
• · 急！cadence soc encounter的安装包、安装教程及入门！谢谢谢谢谢谢12-31
• · 后端PR方向的论文课题点12-31
• · EM能力12-31
• · 请问,不要用M1做block 的IO port,要用中间层次，比如me3和me4？为什么？12-31
• · 请教streamout.map问题？12-31
• · 为什么dc综合后仿真结果不正确12-31
• · 请允许我抱怨一下S公司0.18um的LEF rule file, 太万恶了！12-31
• · 后端一般在什么情况下，比较适合设置group_path来优化timing？12-31
• · preroute_standard_cells相关12-31
• · 做DC时电路中的SRAM如何处理呢12-31
• · 请问SMIC 0.18um logic 1P5M process中1P5M的具体含义12-31