• · 请问 SoC encounter 产生自定义的 Macro 时PowerRing怎么加？12-30
• · 内部供电IO和给IO供电IO数量的问题12-30
• · makefile 中如何输出日志文件log12-30
• · SDF与EMBEDDED BLOCKS的一个问题12-30
• · ic610 画版图的时候 会自动关闭，这是怎么回事啊？新手求指导12-30
• · 怎么用schmetic电路生成verilog网表呢12-30
• · lef里面pin的面积有要求吗？12-30
• · AC timing 的问题12-30
• · ETS中的命令问题12-30
• · 数字验证和后端哪个好？12-30
• · 关于multicycle 的设置12-30
• · LOCKUP cell scan cts 的时候大家一般怎么处理12-30
• · 求encounter timing and CTS 详解资料，感谢！12-30
• · dft中not controlled表示什么意思12-30
• · 求指点一个基础的概念问题12-30
• · 有关antenna的一些问题~望大家都多多讨论啊~12-30
• · dc中如何将跨时钟域的路径报出来啊？12-30
• · foundry提供的.lib文件12-30
• · 菜鸟来问：插入scan-chain之后，怎么做形式验证？12-30
• · 请教ThroughPin的问题12-30
• · 如何将触点摆放到金属层顶层12-30
• · PT之后如何查看setup和hold时间是否满足？12-30
• · 同学们！ICC中调入的macro有两个一样的pin！怎么连接呢？12-30
• · Jupiter 做floorplan时 看不到RAM宏模块12-30
• · NCverilog 后仿违反，求释义12-30