• · 如何只使用Encounter命令生成power-grid library？12-30
• · ENCOUNTER中blockage和halo的区别是什么？12-30
• · How to make SoC Encounter export Verilog with VDD/VSS pins12-30
• · 设计插入扫描链后，black box端口悬空，求助12-30
• · 在用TimeQuest做时序分析的时候，有两个时钟通过MUX进入系统，如何约束啊？急急急！12-30
• · 好像现在的前端综合已经看不到uniquify这个命令了？12-30
• · CTS时如何降低功耗？12-30
• · 请教ScanReorder应该是在CTS之前还是之后？12-30
• · ECO时插入buffer的问题12-30
• · 跑坛子里PT的lab，里面关于时序好多不懂怎么办？12-30
• · grdgenxo时遇到的error怎么看啊！12-30
• · verilog/VCS 模块加密12-30
• · dft扫描链的一个问题12-30
• · 单独跑memory lvs出现这样的问题。12-30
• · compile -no_design_rule12-30
• · 求助有关转CDB的问题12-30
• · 请教DC综合的时候如何约定输出端口的负载12-30
• · design compiler综合的问题12-30
• · 请问encounter如何禁止在某条路径插入buffer呢？12-30
• · 各位对encounter9.1印象如何？我感觉不太稳定啊！12-30
• · 请教一个StarRC提取寄生参数的问题12-30
• · TSMC .13中VDD和VDDPST具体是指什么？12-30
• · scan hold violation求解12-30
• · 虚拟机如何赠送12-30
• · UBUNTU12.04安装 IC5141遇到得问题12-30