微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 各位对encounter9.1印象如何?我感觉不太稳定啊!

各位对encounter9.1印象如何?我感觉不太稳定啊!

时间:10-02 整理:3721RD 点击:
现在用encounter9.1做PR,出现一奇怪现象:
同样的脚本,仅仅改变一下floorplan,有时会出现形式验证过不了。(netlist 比对netlist)
真是怪了。
在formality中又难以找到具体错误的原因。
但是做小模块时,怎么改变布局也不会出现形式验证错误。
就是在做SOC chip时会出现形式验证过不了的情况。
各位是否有过这种经历?

floorplan 和formal没关系啊, 错在哪里?
scan chain reorder了么,你是chip level是吧
9.1 出来2年了,问题不大, 现在都10.1了

我也认为floorplan和formal没有关系的,
scan chain reorder了,
是chip level的,做block level时怎么改变布局,也没有出现过formal问题。
就是chip level 会有问题。

从Formal工具的报错来看,到底是什么没有匹配上?

有很多fail point: DFF (D) ,latch (EN),memory的CEN 端。

你 set_constant0SE/EN 端了么,在formal里面
tie到0 ,lec里面也设一样

设置了,今天小改动了floorplan, formal又ok了。

正在学习汇总

8.1都不稳定,何况更高版本乎。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top