• · 请问这个电路是几分频？输入是10ns，输出是多少？急！11-16
• · 请教问题几行代码如何实现分频的11-16
• · 仿真时出现这样的错误11-16
• · Xilinx ISE 14.7 create_ise无法生成test.xise问题11-16
• · Xilinx FPGA配置的一些细节11-16
• · 我正在用NIOSII 写SD卡驱动程序，写到初始化成功，但CMD24 和 CMD17 死活返回值不对，求大神解答，或者给个思路，给个源码11-16
• · 求Verilog HDL大神，急！11-16
• · 有没有哪位大神做过用verilog HDL设计ADC080911-16
• · modelsim仿真时出现warning，不出波形11-16
• · Quartus II 11.0安装时devices下的setup文件打不开11-16
• · modelsim仿真是出现warning，不去波形，求解答11-16
• · 求基于FPGA篮球比赛计时计分显示器的毕业设计资料11-16
• · 凔海笔记之FPGA（二）：聊聊FPGA的内部结构_上11-16
• · 基于FPGA的点阵汉字显示设计11-16
• · 求助quartus，急！11-16
• · 遇到时钟频率是30mhz，60mhz仿真怎么办11-16
• · device tree dts文件生成11-16
• · 求一个TDC工程文件11-16
• · 毕设用SF-CY3的板子做交通灯控制器 现在跑不起来，急求解决，求大神们帮帮,解决者必有重谢11-16
• · 用verilog语言编写PwM生成模块11-16
• · 关于FPGA 模块间进行大量数据的交换11-16
• · 在我的Quartus13.0和13.1的MegaWizard Plug In Manager里找不到altaccumulate这个累加器IP？11-16
• · FPGA学习步骤11-16
• · 凔海笔记之FPGA（五）：（基本|| 组合）逻辑11-16
• · ip核使用问题11-16