微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 遇到时钟频率是30mhz,60mhz仿真怎么办

遇到时钟频率是30mhz,60mhz仿真怎么办

时间:10-02 整理:3721RD 点击:
RT.时钟频率如果是25mhz。我们可以//    1s/25000000=40ns
reg clk;
always  #20
clk=!clk;

求助各位大神,如果遇到时钟是60mhz怎么办啊?
//    1s/60000000=   这不能除尽咋办啊
如果是16还好说,来个1/16000000=62.5ns
急求!谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top