微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助quartus，急！

求助quartus，急！

时间：10-02 整理：3721RD 点击：

求助，不知道怎么解决这类问题

有重复赋值的地方仔细查一下

好像是2个以上的赋值扇出重汇聚又走到一块了，就冲突了。你检查一下

上一篇：遇到时钟频率是30mhz，60mhz仿真怎么办
下一篇：基于FPGA的点阵汉字显示设计

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top