• · Altera ArriaV LVDS接收AD9653串行AD数据时，时钟与数据会发生错位11-16
• · 求教！应用vhdl有关模拟标准ps/2键盘写入数据的时序问题！11-16
• · quartus联合modelsim仿真出现错误11-16
• · PSRAM仿真模型11-16
• · help 一个实验课的任务，自己不会做，大神帮做，有偿，联系QQ153538663811-16
• · 请问basys板子怎么使用PMOD（外扩IO口呢）11-16
• · 例说FPGA连载91：多分辨率HDMI显示驱动设计之iic_controller.v模块代码解析11-16
• · modelsim10破解过程遇到难题11-16
• · Quartus11-16
• · Quartus波形仿真11-16
• · Quartus 中ATAN IP核的使用问题11-16
• · FPGA与GigE相机的遵循GigE Vision标准的通信11-16
• · vhdl怎么利用分频后的内部信号作为其他进程的触发条件，如何编程，新手一枚，跪求啊11-16
• · 求助，modelsim在仿真的时候没有波形11-16
• · 我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知11-16
• · 请问在Verilog里可以直接用'/'来做除法吗？如果不能要怎样做除法呀？11-16
• · nios ii 新手求教11-16
• · DSP28335，QEP的引脚功能11-16
• · 求《嵌入式系统软硬件协同设计实战指南-基于Xilinx ZYNQ》11-16
• · 求时序约束设置11-16
• · quartus编译问题11-16
• · 制作ext4文件系统，并复制到米尔ricoboard板载eMMC，成功挂载。11-16
• · 波形信号接上PFGA后变差 怎么解决11-16
• · 有人能帮我做下基于Zc序列的时频域同步的Fpga实现嘛11-16
• · fpga基础篇（二）：三大并行结构11-16