微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> vhdl怎么利用分频后的内部信号作为其他进程的触发条件,如何编程,新手一枚,跪求啊
vhdl怎么利用分频后的内部信号作为其他进程的触发条件,如何编程,新手一枚,跪求啊
时间:10-02
整理:3721RD
点击:
在校学生,刚接触cpld几天,请问各位大神,vhdl将外部时钟分频后得到新的时钟信号,那么如何利用这个新的时钟信号去触发进程中事件呢,还是说要在一个进程里完成,这与并行串行时序有关吗,跪求答案啊
上一篇:
求助,modelsim在仿真的时候没有波形
下一篇:
FPGA与GigE相机的遵循GigE Vision标准的通信
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top