• · 一个关于模块例化的问题11-26
• · 大家帮我看下这个错误怎么改（VERILOG）11-26
• · 初学者，诚恳求教11-26
• · 高频处理器实现的问题11-26
• · tensilica11-26
• · ATLERA 2C20下载问题11-26
• · 求助 异步fifo11-26
• · 请教一个计数器的小问题！11-26
• · 信号使能问题11-26
• · 为您解答：下一个十年IC行业问题是什么？11-16
• · Verilog的135个经典设计实例.pdf11-16
• · FIR compiler 7.2 数据输入位宽问题11-16
• · 学过ARM ,有较好的数字电路基础，由于项目需要，想开始学习FPGA，关于开发板的购买，求大神们推荐11-16
• · modelsim仿真波形显示cnt没有计数 没有输出 怎么回事11-16
• · Quartus17.0调用Modelsim仿真PLL无输出11-16
• · ModelSim仿真出现near timescal！11-16
• · nios编程时寄存器编程遇到这个问题11-16
• · 特权同学SDRAM中datagene模块，640ns是怎么产生的，clk明明是25M11-16
• · 请问 我的ISE工程 生成了TESTBENCH文件 用modelsim仿真的时候 只能出来一个周期11-16
• · 如何用verilog语言实现按键按一次是开始，再按一次是暂停11-16
• · 用一个简单的分频程序，quartus显示程序下载完成，但是输出全为高，求大神指导11-16
• · FPGA可以做报文解析吗？有没有相关资料？11-16
• · fpga应用篇（三）：你可能用了假分频11-16
• · FPGA开发板的选择11-16
• · 为什么MH计数到5不停止还要继续计数呢11-16