set_multicycle_path 约束 -setup 0, -hold 1

我的理解是，
setup 在当前沿检查；我猜想你这个design是利用skew来采样的吧
hold基于setup的沿向前推2个

输入a，a经过延迟产生b，
clk=a^b;

a^b 之后相对a来说没有延时吗?

异或之后取反，时钟上升沿应该应该就有延时了

hold那个有点不太理解，在具体设计中，时钟沿之间的间隔很长，不是那种周期性的

?

?

I thought these below make more sense
set_multicycle_path -setup 1 ......
set_multicycle_path -hold 0....

multicycle是设计出来的，并非sta人员随便添加的约束。
小编写的multicycle的设置，能否解释一下是什么样的设计需要这样子约束?
我感觉这是sta人员意想出来的。