verilog仿真是用什么工具好啊？VCS和modelsim？

我觉得vcs还是要好一点，但是modelsim好像也比较经典了。你认为哪个好用就用哪个呗。我用vcs

谢谢楼上的解答

不好说啊

hehe ,每个人不同罢了

windows环境下用modelsim，vcs在synopsys设计流程里更常用

RTL 仿真用什么工具好啊

工业全是unix, cadence nc-verilog 和 synopsys vcs 最普遍。

VCS！

应该差不多的，看个人爱好了。

这个还得你看你用什么平台。windows 我认为还是modelsim

学习了

一般做设计不用modelsim，VCS,NC-VERILOG比较多

We have always used modelsim for small projects.
easy gui, simple and small.

這我還沒用過,但感謝大家的意見,
希望能下載來學~

vcs nc-verilog

应该差不多的，看个人爱好了。

vcs是什么咚咚

haoshudingyigeya

有没有人能从实现原理上帮忙区别一下?

一直都是用modelsim

VCS, learning

同问。

看你 的操作系统，windows下用modelsim，linux下用vcs

我认为两个工具都有自己的特色 大家喜欢那个用那个工具都没有什么的 呵呵呵呵呵额呵呵额呵呵

modelsim网上说也有linux版

个人modelsim就可以，公司一般nc ， vcs

看到这本书的时候，总是想到自己都干了点什么！

VCS VCS