微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > generated clock 约束问题

generated clock 约束问题

时间:10-02 整理:3721RD 点击:
source clock 设置了ideal_network, uncertainty , transition, latency 等性属性。
问题1:如果generated clock 没有任何约束,那么它会继承主时钟的以上属性吗?
问题2:如果generated clock 也设置这些属性,那又会怎样?

好问题,使用generated clock对产生的分频时钟是有继承性的,但第二个问题不知道
另外问下设置时钟时只用dont_touch和
dont_touch加上ideal_network有什么区别吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top