微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > scan mode 的约束在哪个阶段读入呢

scan mode 的约束在哪个阶段读入呢

时间:10-02 整理:3721RD 点击:
之前design都是只有一个mode,一般都是在cts前只设置一个scneario,cts后设置多个scenario进行优化;
两个mode,分别是func mode和scan mode,然后有两个sdc文件,一个是func_mode_sdc.tcl 一个是scan_mode_sdc.tcl 里面分别创建了clk和scan_clk,然后还有一些uncertainty等约束;请问这个scan_mode_sdc.tcl 是在place之前读入还是在cts后创建各个scenario的时候读入呢

cts 时候做scan clock tree , func clock tree

scan mode通常timing 容易meet,对整体影响很小
建议从place开始就2 scenario(实际上至少4个:func_ss ,func_ff , scan_ss ,scan_ff)
一直到最后,
cts的时候可以适当调整

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top