求指导-DC约束相关问题
时间：10-02
整理：3721RD
点击：
新手求指导，我的约束文档肯定不对，求高手 谢谢
特别是：
set_clock_uncertainty
set_clock_latency
set_input_delay
set_output_delay
这些约束的路径是什么?具体哪个时钟?
谢谢！
set_load需要对输入也设置，还有max_fanout、max_transition、max_capacity要设置
对于端口的input_delay、output_delay要具体分析每个port口来设置相关的时钟约束，不能一概而论，另外false_path不是随便设的，能不设就不设