微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Output violated

Output violated

时间:10-02 整理:3721RD 点击:
情况描述:output port :spi1_ss1 违约-0.8report_timing 然后发现整个path使用的全是Hvt的cell
target library有Hvt、Rvt
问题:
存在违约的情况下,为什么整条路径使用Hvt cell实现,不使用Rvt实现?

约束优先级不是最高的
core里面还有timing更烂的地方,

上一篇:急求grid问题
下一篇:ICC 解high fanout

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top