set_output_delay -reference_pin DC 似乎不支持
时间：10-02
整理：3721RD
点击：
项目中，要求分频后时钟与源时钟同频同相的输出时钟最好对齐，使用了很多办法都不见效，如set_data_check,set_max/min_delay 等到。由于输入时钟频率1.2Ghz，所以分频时钟和输出时钟边沿最好相差+-40ps。set_output_delay -reference_pin DC 似乎不支持，这个设置应该有用，不知诸位有何好办法，谢谢了。
后端做了cts再看吧，
如果clockgen不大的话， 出来的phase difference不大的