微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_output_delay

set_output_delay

时间:10-02 整理:3721RD 点击:

问各位大神一个pt静态时序分析问题我在sdc文件中,设置spi总线如下 set_output_delay -max 13 -clock clk_spi以及set_out_delay -min -3 -clock clk_spi两条,但是pt报出的timing report却在data required time中加了延时-13和+3,正常来讲不应该是在data arrival time 中加延时 +13 以及 -3 吗?什么情况会导致延时加到data required time中去?

slack = data required time - data arrival time, 在data required time里面-13相比在data arrival time里面+13,最后的slack结果都是一样的嘛。
对于output delay,PT计算时会在data required time里减;对于input delay,PT计算时会在data arrival time里加。计算时所站的角度不一样而已,结果是一样的。

也就是说这是pt默认情况,跟RTL设计没有关系。明白了多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top