如何约束generated_clock

RTL中有一句话assign clk_en=~(~clk_in),其中clk_en是output port，clk_in(主时钟)是input port，我想问一下在后端这个clk_en应该设定为generated_clock吧，那在DC和ICC中如何约束这种generated_clock呢?

写好sdc就行了，没啥特殊的

我这样设置了这个clock：create_generated_clock -name CLKGEN -multiply_by 1 \
-source [get_ports tx_clk] [get_ports daad_clk]
这样在DC中对这个generated clock需要设置latency，transition或者dont_touch等之类的属性吗

你就和他的master clock设一样的约束就行了，本来就是同源clock

恩恩，好的，谢了哈