微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 可以对clock tree 做max netlength约束吗?

可以对clock tree 做max netlength约束吗?

时间:10-02 整理:3721RD 点击:
set_clock_tree_options 里面只有transition、cap、fanout没有netlength可以用set_max_netlength $value [get_port $clk_soure] 来设置某一个clock的max netlength吗?这样设置这个max_netlength能往后传递到整个clock tree?还是只能到level 1的那一条net?
情况是,clock tree在clock_route完到route完lantency和skew变化有点大,看clock tree发现有些net做得比较长,500~600um的样子,在route完后transiton会变大很多。想是可以约束下netlength可以更好控制clock tree的稳定性。

在做时钟树这一步时,set_max_netlength 300,这在icc中是一个全局设置,整个时钟树都会遵循,做完时钟树把时钟树fix住,后续timing优化时再放开这个设置 比如设到600(28nm)或800(40nm)

在spec文件中可以控制长度

只设置该Clock Port的话,不会自动传递到后面的 clock network。
在cts后,ctr之前,在设置的对象上指明 [get_nets -filter "net_type == clock"]的话可以对所有Clock
进行约束
不过小编似乎想对单个clock进行约束 .... 请大神回答。

太细节了,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top