微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合约束时钟定义问题

综合约束时钟定义问题

时间:10-02 整理:3721RD 点击:
设计中的时钟为clk,如果同时用到了时钟上升沿和时钟下降沿,综合时这个时钟怎么定义?假如时钟频率100M。谢谢!

我觉得正常定义就好~没什么特殊的啊~

我就是拿捏不准,我也是跟你一样这么觉得的。

不需要额外约束吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top