微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sdc约束

sdc约束

时间:10-02 整理:3721RD 点击:
综合时的约束和布局布线时的约束是一样的吗?
encounter导入设计时发现也要提供一个sdc
使用综合时write的那个sdc吗?
初学中,请指教~~~~

理论上应该是一样的,但是不排除为做综合时最大程度优化关键路径在综合阶段对部分路径过约束,需要在P&R时改回来
一般综合完后综合工具会再写一个sdc,布局布线时用综合工具写出来的~

我在综合时对时钟和全局复位加了idealnetwork和donttouch,那么再导入encounter后是不是应该把这些约束注释掉? 2# destiny21

需要修改一些rise,fall等变化的约束的,因为之前加的约束考虑了时钟源的不确定性,还有相移和时钟抖动,但是布局布线的时候好像要去掉相移,只考虑时钟源和时钟抖动,有兴趣可以去edacn里面看看有个陈涛小编写的帖子

布局布线时应该把时钟和全局复位的idealnetwork和donttouch注释掉吧!后面需要时钟树综合和HFN综合。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top