微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合约束的问题

综合约束的问题

时间:10-02 整理:3721RD 点击:
inout端口在作为input时在clk1下,作为output时在clk2下,
用set_input_delay约束了input端口之后,约束output_delay是否需要设置
-add_delay?
高手帮忙回答一下啊!

肯定要的,要不后边的会覆盖前边的。
综合完成后用report_port -verbose看看是否是你需要的。

终于有人回答了。
谢谢,
再问你一个问题:如果后边的覆盖掉前边的会造成什么问题呢?

应该需要吧

会造成前边设置的等于没设

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top