MOS管结构的ESD是怎样起作用保护的？

mos管做ESD，最简单常见的应该就是ggmos和gcmos，
grounded-gate mos利用寄生bjt提供一个低阻抗路径；
gate-coupled mos利用RC clamp，使mos形成的D到S的直接路径.

能说说这两种的优缺点吗?还有对于第二种,负ESD时是I/O对GND直接导通的。正ESD时是直接反向击穿对GND通路，还是经过I/O到vcc通路再经vcc/gnd ESD通路呢?

优缺点我是这样理解的，不一定对，仅供参考:
gcmos利用rc clamp直接channel导ESD，至于会不会snapback通流要看rc值，具体数值我也不是特别清楚，ESD保护效果比ggmos好，但是要看被保护的对象，对于power pad，一般近似为DC讯号，gcmos做protection不会通过电容耦合开启，所以不会影响电路性能；
ggmos还会用在不同power ground情况下的pin protection，pin信号如果有交流成分，gcnmos会被开启从而影响输入信号，ggmos就不会出线这种情况。
第二个关于ESD怎么保护的，你还是在论坛里搜ESD资料吧，总比我瞎扯的清楚.

钳位电压吧

对mos ESD了解不多，谢谢！
esd怎么保护大概是了解的，第二个问题我其实是想问vcc对gnd的esd管和I/O对gnd（或vcc）esd管是不是不一样的，比如vcc对gnd通路是否更易导通，我上次做个测试版I/O对vcc是不做esd通路的，看了之前其它项目对gnd对vcc都做esd的

mos作ESD效果不好 防不了幾KV

gcmos利用电容耦合，可以降低导通电压，但是在高频芯片中很容易被误触发，vcc跟地之间很多用gcmos，I/O跟vcc之间当然是做了ESD比没做好

路过~

飘过！

说白了，ESD要在面积 对功能电路的影响对各种模式放电情况的了解的基础上，全芯片来考虑的，不仅与实际的ESD器件有关，还与ESD网络密切相关

高频里哪些过程会让RC——clamp误出发呢?

Still need more explaination related ggmos

Mingdao ker的文里面好像说RC参数要在0.1ns-1us之间。
不过浪涌会怎样呢?

我也有个疑问求分析，说案例吧：芯片由于面积的原因，vcc只能放一个pad，放了两个esd在不同的地方（当然esd的vcc是接io ring），esd是ok的，但把两个esd放在相同的地方，就esd有问题，这怎么分析，他是先esd电路生效再到vcc吗?

受教了

这个问题有趣，放在相同地方和不同地方，距离vcc各有多远距离?esd是IO对电源正电压还是负电压挂的?

.GGNMOS和GCNMOS的差别和优缺点
GC的优势在于能够比GG更快地响应transient，在较短时间内进入snapback, 用来改善 GGNMOS 无法 uniform turn-on 的缺点。GGNMOS由于通常面积较大，需要多finger结构，而其触发机理是由寄生NPN晶体管导通而进入snapback区域的，所以，其多finger由于基极电阻差异极可能导致不同时导通；而GCNMOS是用电压的上升时间来判断正常上电和ESD冲击的，RC具有延迟效果，所以，其NMOS不会存在多finger不同时导通的问题,但是gcnmos rc 大小设置不合理，也可能引起只有表面导通，需要的面积未必更小。
同样的NMOS的尺寸情况下，对比GCNMOS,GGNMOS两种结构对比：
1）GC当然费面积。
2）ESD脉冲来时，GCNMOS的耦合会比GGNMOS（Cgd的寄生电容<外部加的Cap）的快，而且GCNMOS的耦合电压会高，栅极上有电压，沟道会有一定的电流流到衬底，从而较低的Vt1就能使寄生NPN开启，衬底泄放ESD。
3）但要控制好GCNMOS的Cap大小，若GCNMOS的强耦合使NMOS的栅极电压过高>Vth时，NMOS将导通，ESD 2KV,等效有1.33mA的电流通过NMOS沟道泄放很容易就烧坏，故GCNMOS需足够的面积，要不然效果更差。
4）要付出的代价是, 在进入snapback region前, 有部份的ESD current会走 NMOS gate下的surface channel,在寄生的 lateral BJT 启动前,NMOS的 surface channel 必需先顶住,不可以被烧毁. 因会 surface channel 很浅,需足够的散热面积以避免被烧毁, 所以唯有加大 width 一途，这也就是为何GCNMOS 一般必需使用较大size的原因。

飘过~\(≧▽≦)/~啦啦啦