集成电路中常用的英文缩写含义

大家帮帮忙吧 共同学习

1、BCD是一种单片集成工艺技术。1986年由意法半导体（ST）公司率先研制成功，这种技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS 器件，称为BCD工艺。
2、Process Design Kit(PDK)，由foundry提供。包含EDA工具必须的工艺信息。
3、Parameters Cell（pcell），参数化的cell，与普通cell相比能够通过调整参数改变cell中器件的尺寸、结构、数目等。

学习一下

能不能顺便解释一下其他常用的英文缩写呢，经常用到的行话，我发现电路工程师经常和我说一下英文，有点晕。谢谢了

BCD is the abbreviation of Bipolar-CMOS-DMOS while DMOS stands for double-diffusion mental oxide semiconductor~

google啊，直接，

学习了

學習了

学习了！

学习了

专业名词中文解释
active(diffusion)我们这边习惯叫 OD 有源区
analog 模拟电路/台湾叫类比电路
antenna effect应天线效应
backup 备份
ball bonding 球形压焊
bandgap带隙基准源
bcd BJT+COMS+DMOS
bindkeylaker快捷键脚本
body width 宽度
bonding tine 封装打线方式
bottom 底
buffer 缓冲 （schedule 中会留一点buffer时间，应对突发状况）/增益，用于增加驱动
BJT三极管
bulkMOS的衬底
cap电容
channel通道，沟道
combo一个project可能会有多个版别，每一个都是combo
cup 是circuitunderneathPAD的缩写（PAD下有其它device）
debug 纠错
density 密度(drc 中会有metal density error)
device 器件
digital 数字电路/逻辑电路
drain MOS的漏端
driver 驱动block
dummy虚拟的器件/为了matching 而多加的器件
ESD防静电
error 错误
fix discrepancy修复差异，重新对device L3属性
flatten打平
floorplan布局
flyline 飞线
fuse熔丝/保险丝
gateMOS的栅端
GUIlaker DRC/LVS等的设定界面
hierarchi层次
Instance实例/插入cell
level水平，标准
logic逻辑电路
mask掩模版
merge合并
metal 金属层
mirror镜像
modify 修改
netlist 电路网表
noise 噪声
overwrite覆盖
PGPG report，将tapeout data中的主要参数信息抓取整合到一份文档中
pitch中心距离
Poly多晶硅
preferences首选项
project案子
process 制程
Rebuild connection 重建连接
reference 参考
refresh刷新
release释放
review 审查/复核
resistance电阻
revision修改
rotate 旋转
route 通道 路线 走线
routing布线
salicide 自对准多晶硅化合物
sample示例
schedule时间表
SCR PAD一种自带ESD cell的PAD
sealringchip外圈保护环
shuttlefab厂开的''班车''，很多project共用同一块chip
shuttle tapeout和其它project搭在一起的（主要是T开头的project）
single tapeout独立project tapeout
soft conact软连接
softchk 软连接检查
source源端
space间距
support支援
symmetric route对称的路线
tape out T/O将最终的data送出，完成project的最后一步
terminal终端，我们用的UNIX远程登陆终端
tracer 追踪 点亮 秀出
transistor 晶体管
type类型 模型
wafer 圆片
waive 忽略
comparator比较器
deadline最后期限
monitor监控
verify验证
technology 技术