多晶硅层与有源区位置探讨

在需要的情况下，多晶硅层可以跨越源区或漏区吗
可以的话，是直接接触呢 还是中间隔栅氧层 还是隔其它钝化层
因为在普通自对准工艺中，是在多晶硅层生长完之后，进行的源漏掺杂，因此感觉一旦多晶硅层和源或漏交叠，交叠部分其实是没有形成源或漏的一部分。
我这样说对吗

poly隔开两段diffusion区域是source & drain，
第一，不存在多晶硅跨越源漏，有多晶硅切开diffusion就有新的mos产生.
第二，理想情况下，源漏本来就和多晶硅没有交叠，layout上源漏是用一块diffusion连在一起只是为了画图的方便。

其实 这是一个环栅管子，中间部分是漏区，红色区域是多晶硅栅，再外面一圈是源区，把多晶硅栅引出是要跨越源区的。
实际上源区确实也是画的一个连续环形，而且DRC LVS也都过了。就是不知道实际工艺可不可以这个样子

看明白结构了，这个要如何计算channel width和mos width? spice module都不好给出来，太不确定了。
而且难度也太大了点，diffusion上面长场氧，专门给poly跑线。
为什么不用mt1或者mt2或者mt3接出去呢?

先不管spice模型
也就是说那个源区实际做出来是不连续的 中间是断开的
mt1 mt2 mt3是什么意思啊

不能用metal接出来? 老实说，这样结构的MOS我们都不用，没有spice model的东西，不确定性太大了.

沟道上方的多晶硅栅可以直接打接触孔吗

最好别打，沟道上是薄栅氧，打孔可能会打穿的

一般不会打，gate-oxide很薄，很容易挂掉，看来只有用poly走线接出来了。另外，这种环栅晶体管的作用是什么?有什么特点?

源区在外围是连续的，这样的话把多晶硅引出来肯定要跨过源区，这个样子可以吗 或者会造成源区的不连续吗
管子的特点是漏区不与场氧接触可以消除寄生管效应。

多晶硅引出来要跨过源区，也相当于生成了一个mos电容。

我查过了，自对准工艺这个是不可能实现的，因为有源区掺杂是在多晶硅生长完之后进行的

刚查看了资料，这种MOS应用在高压制程的吧，那就可以直接在gate上打contact用metal接出去.

对高压制程不了解，能解释一下吗
这个管子就是在普通工艺下制造的，不涉及特殊工艺。

高压管打contac的poly下是厚氧，栅氧上还是不能打的

还是要明白基本原理才行！

小编画的这种结构在一些大功率的MOS功率管中会有出现，很多个这种结构组合在一起形成一个大的功率管。以前我有见过这种结构，工艺一般不会提供这种结构的spice模型，使用的时候需要自己根据计算来确定G、D、S的大小

呵呵，这个要看工艺了吧，mixed-signal制程一般都会支持高压工艺的.

一般的mixed-signal的CMOS制程都支持高压制程的，你去看看制程cross-section有没有高压管的，有就可以了。

呵呵，那也是，不同工艺要求不同，不过在薄栅氧上打contact还是不怎么好吧

1. 沟道区的poly上面不允许有contact，不管是高压还是低压，至少到现在没有看到过哪家design rule允许
2. 小编用的这种mos管通常出现在大功率mos管中，这种器件叫华夫饼式，在《模拟电路版图艺术（中文版）》 434页有讲到,在大功率应用时,有如下特点:
1）面积利用率高
2）沟道长度和宽度LVS时候不能完全对上，所以和仿真会有偏差
3）ESD和Latch-up效果较差
3. 你在图中贴出来的管子，构造是没有问题的，poly隔离开的两个区域就是source/drain，只是不明白，小编为什么要这么做，为了减小drain端寄生电容么?
4. 对于这个管子layout时候按照常规mos的rule做
拙见而已,欢迎指正

(1)沟道区的poly上面不允许有contact，不管是高压还是低压，至少到现在没有看到过哪家design rule允许
对于一些制程而言，poly的宽度不是channel length，某一段poly下是fox-oxide或者STI隔离，在这样的poly上直接打contact一点问题都没有.

有源区的MASK是用来形成STI区域的，场氧化层外的所有区域都是有源区。

正解。在玩KF?

源端不连续的，因为掺杂是在gate做完之后。相当于把外面的源切成不连续两端，生产一个新的mos
我有两个疑问：
,该结构为什么可以使漏区不和场氧接触?

这样话LVS过不了，其实他是两个管子，环形是一个，伸出来的那一段也是一个管子（S、D接一起）