IC6 用XL出来的版图如何保持hierarchy结构？

论坛有人问过类似的问题，找找

真的找过了，但没有发现解决的方法。有一个是说
Connectivity→Update→Source-Define Connectivity Reference

其实没有听懂。不是streamout 会保留hierarchy结构吗?
还是想保留链接关系。

是需要你把stdcell 的lib link 进去的

不是。我想问的是从原理图按XL功能，版图直接可以生成器件。但是调出来的器件都是打散的，没有层次结构。就是一个原理图顶层，调出来的管子全部都是以一个mos的结构调出来。但是我希望是每个cell这样生成出来。

如何link进去?没有选项是直接生成cell的吗?我以前用的工具是可以的。每个模块都是一个cell

你需要hier的CELL版图得存在，然后这些CELL的sch与layout要对应。

对，Layout XL是hier查找版图，如果inv这级没有layout就调下一级。

mark一下，好像只能从底往上一层一层的来，看能解决不

其实你是想把已有的版图直接调用出来吧，可以在launch--configure physical Hier....里面修改对应cell的LIB，或者直接添加几个常用的LIB在 physiacl lib list里面