请教一下关于工艺发展到尽头的问题~
其实，即使停留在40nm工艺上，也是可以做很多design的啊。
工艺可以停止发展，但是design可以规模越做越大，开发也是永不停止的。
不知道我的理解是否正确。
微电子的应用范围是有限的
如果不拓宽应用范围
工艺一旦停止发展，基本上就相当于微电已死
我觉得
工艺节点即使停滞，也可以朝降低NRE的方向努力
这样更小的量就可以收回一次性成本，design的需求也会越来越多
当然foundry赚钱更难了
我也这么认为。
另一方面，工艺到了尽头，拼客户需求导向，国内反而有可能崛起一批公司。之前是总落后无法竞争，现在大家站一条起跑线上来了，就看谁更符合客户的需求。
工艺到尽头，对intel之类的大公司不利，但对土狼式的小企业比较有利。
一方面 每天都蹦出来很多种新器件 以后肯定有一个比Si好的上量
还有吧 做玻璃做水泥做汽车的这么多年都这样 不还是天天大卖
我总感觉消费电子有一个问题是没有“消费”起来 芯片又不坏 一代代协议还兼容
要是能做成吃饭这种“消费”品 做成类似服务业的 可能会有新的希望
完全脱离实际的想法，对摩尔定律根本就没吃透。
design规模越大，die的面积越大，你以前10mm见方的时候良率是90％，20mm见方的die，良率就65%了，40mm见方的时候，良率就20％都不到了。工艺要是停止发展了，芯片在scale上也就停止发展了，这是半导体产业发展的最基本规律。
因为design总体发展上是不可能scale down的，所以工艺永远是被逼着向前走的，所谓的光刻到了极限，也只是单一技术手段走到尽头，和工艺发展到尽头完全是两回事。严格的说，半导体工艺发展永远没有尽头……
能否请教一下，良率和面积之间大致是什么关系？就说数字电路吧。
另外，这个良率说的是逻辑正确的比例，还是也要考虑时序及功耗上的性能？
我看了一下帖子里的数据，没搞明白。。。
推动工艺发展的主要因素并非什么良率。28nm由于工艺过于复杂良率反而要低。
工艺进步的主要收益者主要是memory。
只有少数芯片会受到尺寸的制约，甚至现在仍停留在.18工艺的产品还很多。
我说的良率仅仅考虑了制造上缺陷造成的良率，和设计无关。
良率和面积之间是负指数关系。
你理解反了，你自己的话也是自相矛盾的。
假设现在出于A代工艺，因为memory和CPU的升级驱动，每个芯片单位晶体管数量增多，工艺如果不进步，芯片面积将变大，会导致良率迅速下滑至x。于是开发集成度更高的工艺，产生了B代工艺，芯片面积与A代一致，但由于是新工艺，良率出于低于A代的y水平。但y却是高于x的良率水平。如果x>y，那么工艺升级就成了赔本生意，没人会去做的。
你说的现象，只是工艺路线图中的副产品，而你说的少数产品，却占到了半导体产业总产值的几乎半壁江山。