请问裸芯片邦定到PCB上或封装引线框架上 背面是否要接地

学联系在一起，比较常用的就是钛。银同学表面还是会氧化的，所以在高质量的 back metalization 还要在银同学表面在镀一层很薄的金， 然后在钛和银之间再加一层barrier layer, 一般用金属里面比较致密的镍。所以硅片back metalization recipe 一般是TiNiAg 或者 TiNiAgAu
Cure 是所有epoxy 固化必须的步骤，不同的epoxy 有不同的 Cure 条件，你要根据你的 epoxy 的厂家说明去做。

cure就是上芯之后的烘烤，不管什么胶封装厂都会做的
我们以前实验的时候确实不导电，我还得查查封装厂到底哪儿没搞对

这个不是很明白，见过的一般薄型封装如QFN，TSSOP也就减薄到180mil，差不多还是有4.5mm 厚，这个厚度应该离epi层，和注入层很远，参杂浓度难道不是sub本身的浓度吗？

这两天反复理了一下jvc的思路，又问了问TSMC, 我觉得是这样的：
1. wafer分为两种，epi wafer和non-epi wafer ，后者应该就是jvc所说的bulk wafer
2. epi wafer是在重掺杂的衬底上长一层轻掺杂的epi层，他导电是因为重掺杂衬底与导电胶的银元素形成欧姆接触。
3. non-epi wafer的衬底本身就是轻掺杂的，所以他与导电胶无法形成欧姆接触
4. 所以jvc讲的epi wafer才能导电，并不是因为多了epi层就能导电了，而是多了epi层导致衬底的掺杂不一样了
4. 我查了一下，之前做实验用的wafer是non-epi wafer，所以导电胶是对的，也没有导电
5. 最后回答weiqi的问题，为啥你也没试出来导电胶和非导电胶的区别，因为你也用的non-epi wafer。今天问了T，他们8寸片绝大多数就是non-epi工艺的，12寸绝大多数都是epi工艺的。除非你单独跟他们提要求。

有点怀疑啊，银浆这么容易形成欧姆接触啊...平时工艺里做个欧姆接触还得做半天....
在 PrimeTime (static timing analysis) 的大作中提到: 】
: 这两天反复理了一下jvc的思路，又问了问TSMC, 我觉得是这样的：
: 1. wafer分为两种，epi wafer和non-epi wafer ，后者应该就是jvc所说的bulk wafer
: 2. epi wafer是在重掺杂的衬底上长一层轻掺杂的epi层，他导电是因为重掺杂衬底与导电胶的银元素形成欧姆接触。
: ...................

要烘烤的，导电胶的datasheet都有写需要怎么烤，怎么样的一个温度曲线

赞。
另外的一个问题就是现在做downbond，给基岛一个明确的地电位，大家这样做的多吗？
接触过的都是leadframe本身一个pin和整个基岛连在一起的，可以直接打基岛。有时候这个pin是VDD，还要专门强调要用绝缘胶

用不着啊，这个基岛就是个大pad，pcb上连到gnd上就ok了

受教了，正好最近我们也要做个COB的片子，爬完这个楼长了不少知识。

看到m才注意到这个帖子，这个版上果然没有做工艺的了……
重掺是硅材料做欧姆接触的基本条件，硅材料做欧姆接触是要做退火的。这是半导体工艺的基本常识，书上就有的。
至于所谓的epi wafer，都是用重掺做衬底的，这个国内已经做的很多了。non-epi wafer这个提法用的比较少，一般P<100>，8～12Ωcm的8寸wafer，直接叫prime wafer比较多。
prime wafer不是说不能做欧姆接触，背面做一次扩散（注入）再退火就可以了，但是一方面器件做好了不能再高温，另一方面prime wafer都是单抛的，而且很多做了背封的，没办法做工艺了。
JVC的说法有一部分是对的。但实际上硅和金是可以形成欧姆接触的，Au和Si是有共晶相的，金硅合金本身是可以作为过渡层实现欧姆接触的。古老的背金工艺，就是这个原理。Au和Si的共晶温度是370度，和IC工艺是兼容的，甚至是不需要高掺杂就可以形成欧姆接触的。这个工艺的缺点是需要比较厚的金，或者是两次镀金的工艺，因为温度升高的话，金会迅速向硅扩散，工艺控制不好，会吃掉大量的金。封装领域也不是不用这个工艺，大功率的单管器件用这个还是很多的，只是IC的封装厂我没见过有谁用，估计还是兼容性的问题，金不是哪里都好做的。
欧姆接触和wafer的类型都是半导体工艺的最基本知识
IC design版，再见