微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请问裸芯片邦定到PCB上或封装引线框架上 背面是否要接地

请问裸芯片邦定到PCB上或封装引线框架上 背面是否要接地

时间:12-12 整理:3721RD 点击:
裸芯片邦定到PCB上,或塑料封装引线框架,或陶瓷封装的金属上,芯片背面用导电胶与下面相连了,
此电位(衬底电位)有没有必要连到地上去呢,还是让它浮空即可? 谢谢!
塑料封装这样做可能要跨接一下,因为GND不在边上,不知能不能做。

这个要看具体情况吧。
如果是一般的epi/bulk silicon wafer, CMOS technology, 衬底和 gnd 之间至少有几个 Ohm 的阻抗,衬底作为地是肯定不行的,不过衬底接地可以泄放 substrate current, 减少 substrate current 的噪声和增强 latchup immunity, 对大电流的芯片肯定有好处,甚至是必需的。 如果是几个毫安的小芯片,就未必值得画一个 downbond pad 了。

如果能大片的接到地上有利于散热
如果通过邦线接没啥意义
芯片背面如果不做金属化,是不导电的,用导电胶也没用

如果是未经减薄(backgrinding)的芯片,背面确实是不导电的。不过现在基本上所有塑封都需要芯片减薄,这样表面的 getter layer 会被去掉,如果 die attach  用的是 silver filled exoxy ,在 cure 后芯片背面也是导电的,大概几个欧姆左右。比背面金属化的芯片电阻略高一点。
例外也是有的:有的塑封用的是 die attach film(用在芯片与 leadframe 大小接近的时候), 尽管大部份die attach film也是 silver filled 故而是导电的,die attach film中确实有一种的是 silica 做 filler, 这种情况下 die attach 后 die back 也是不导电的 (。

我们减薄之后做过实验,用导电胶把die沾到leadframe上
并把一个信号PAD邦到lead frame上,测量lead frame与芯片的电源地,都无法连通
问TSMC,他们给的结果也是不导电,原因貌似是硅无法与导电胶形成欧姆接触?

film绝大多数都是不导电的,导电的贵死了,除了mems几乎没人
用的。

Die attach epoxy 要cure的。
Silver/heavy-doping silicon interface是ohmic contact

DAF 的问题确实比较多,不过“贵”好像并不是很大的问题。

我们一直以为是导电的,有一次实测出来不导电,后来发现也是胶水的问题
但如果放了downbond pad到leadframe上应该是导电的
焊不焊主要取决于散热,ESD也会有一点关系

最后胶水是啥问题?
我们当时是忘了告诉封装厂用非导电胶,结果居然也work了,后来实验了一下发现不导电
最后也没问出个明白的原因

当时用的胶水不导电
backgrind好像我们是必须的...

减薄我们也肯定要做啊,不减薄无法切片
我们实验时用导电银浆做的胶水

后来也没换,不碍事。
顶多问了几个package的大拿,确认了这个...

首先澄清两个概念:
Silver filled epoxy:这个是Conductive die attach 的一种,用 Silver particle 做 filler
Conductive die attach: 这个是有良好热传导的芯片胶,这里的Conductive 是指的导热非导电。只有silver filled 才即导电又导热。
另外我们说的都是 epi wafer, 基片是几十欧姆左右的,不是最便宜的 bulk wafer.
CMOS wafer 比 Bipolar wafer 便宜的一个重要原因是 CMOS wafer 没有 buried layer, 这样可以大批的作 epi wafer;而 Bipolar wafer 只能在 form buried layer 后再在 reactor 里长epi, 价格就高多了。
不过buried layer能够有效的减少 substrate injection, 缺少buried layer的 CMOS 就必须设法有效的减少 substrate injection 的影响,所以 grounding die back 是提高 CMOS performance 的很重要的一环,应为它提供了 substrate current 的泄放通路。
SOI 的情况不算,尽管 substrate grounding 对SOI的情况也有好处。

学习了,原来conductive指得是热~~

受教了,按前面所说的总结了一下。。
简单的说就是bulk wafer 由于背面是低掺杂,只能与金属形成 肖特基接触,因此背面镀金很难导电,不过
可以传热。
epi wafer 背面 减薄后 “去了getter layer” 是 高掺杂 ,可能形成欧姆接触(具体要看掺杂浓度)。
但是要导电胶来粘,并且要 cure 下,使之接触紧密,就可能导电了。
不是 是不是这个意思,请问JVC “cure” 是 什么工艺,加热吗?谢谢!

是这样的。这个金同学天生亲和力比较高,与硅同学的亲和力尤其好,所以很容易就造成你中有我我中有你的情况,金同学会引诱硅同学在禁带里尝试一些很不好的东西,严重影响硅同学的正常表现,所以一般我们尽可能避免硅同学与金同学直接接触,除非特别需要(譬如说射频电路),硅片背面一般不会镀金。要镀也多半是镀银。不过银同学比较孤傲,不爱搭理人,有银的地方一般都会有delam 的情况,所以现在都要用比较本分而且粘的东西来把硅同学和银同

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top