【收藏】268条PCB Layout及电路设计规范

时间：08-08 来源：网络点击：

138	电路设计	电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离
139	电路设计	滤波连接器必须良好接地，金属壳滤波器采用面接地。
140	电路设计	滤波连接器的所有针都要滤波
141	电路设计	数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数字信号的印制板设计带宽定为1／πtr，通常要考虑这个带宽的十倍频
142	电路设计	用R－S触发器作设备控制按钮与设备电子线路之间配合的缓冲
143	电路设计	降低敏感线路的输入阻抗有效减少引入干扰的可能性。
144	电路设计	LC滤波器在低输出阻抗电源和高阻抗数字电路之间，需要LC滤波器，以保证回路的阻抗匹配
145	电路设计	电压校准电路：在输入输出端，要加上去耦电容（比如0.1μF），旁路电容选值遵循10μF/A的标准。
146	电路设计	信号端接：高频电路源与目的之间的阻抗匹配非常重要，错误的匹配会带来信号反馈和阻尼振荡。过量地射频能量则会导致EMI问题。此时，需要考虑采用信号端接。
		信号端接有以下几种：串联/源端接、并联端接、
		RC端接、Thevenin端接、二极管端接。
147	电路设计	MCU电路：
		I/O引脚：空置的I/O引脚要连接高阻抗以便减少供电电流。且避免浮动。
		IRQ引脚：在IRQ引脚要有预防静电释放的措施。比如采用双向二极管、Transorbs或金属氧化变阻器等。
		复位引脚：复位引脚要有时间延时。以免上电初期MCU即被复位。
		振荡器：在满足要求情况下，MCU使用的时钟振荡频率越低越好。
		让时钟电路、校准电路和去耦电路接近MCU放置
148	电路设计	小于10个输出的小规模集成电路，工作频率≤50MHZ时，至少配接一个0.1uf的滤波电容。工作频率≥50MHZ时，每个电源引脚配接一个0.1uf的滤波电容；
149	电路设计	对于中大规模集成电路，每个电源引脚配接一个0.1uf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个0.1uf滤波电容。
150	电路设计	对无有源器件的区域，每6cm2至少配接一个0.1uf的滤波电容
151	电路设计	对于超高频电路，每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个1000pf的滤波电容
152	电路设计	高频电容应尽可能靠近IC电路的电源引脚处。
153	电路设计	每5只高频滤波电容至少配接一只一个0.1uf滤波电容；
154	电路设计	每5只10uf至少配接两只47uf低频的滤波电容；
155	电路设计	每100cm2范围内，至少配接1只220uf或470uf低频滤波电容；
156	电路设计	每个模块电源出口周围应至少配置2只220uf或470uf电容，如空间允许，应适当增加电容的配置数量；
157	电路设计	脉冲与变压器隔离准则：脉冲网络和变压器须隔离，变压器只能与去耦脉冲网络连接，且连接线最短。
158	电路设计	在开关和闭合器的开闭过程中，为防止电弧干扰，可以接入简单的RC网络、电感性网络，并在这些电路中加入一高阻、整流器或负载电阻之类，如果还不行，就将输入和载出引线进行屏蔽。此外，还可以在这些电路中接入穿心电容。
159	电路设计	退耦、滤波电容须按照高频等效电路图来分析其作用。
160	电路设计	各功能单板电源引进处要采用合适的滤波电路，尽可能同时滤除差模噪声和共模噪声，噪声泄放地与工作地特别是信号地要分开，可考虑使用保护地；集成电路的电源输入端要布置去耦电容，以提高抗干扰能力
161	电路设计	明确各单板最高工作频率，对工作频率在160MHz（或200 MHz）以上的器件或部件采取必要的屏蔽措施，以降低其辐射干扰水平和提高抗辐射干扰的能力

上一页 1.. 3 4 5 6 7 8 9 10 11 12 下一页

上一篇：单片机与程序设计（上）
下一篇：基于MP430控制的正弦波信号源的设计与制作

EDA 电路设计 PCB 相关文章：

栏目分类