• · 求助：新建封装调出时allegro死掉，如图11-06
• · 那个自动封装生成器生成的元件要放到哪里呀？11-06
• · 遇到问题了，capture cis 中 一到Place data part 就退出11-06
• · 终于見到了！11-06
• · 刚建的板子不能添加过孔？ 有图 各位大虾过来看看！11-06
• · 怎么样让板板连接器无误差对接，坐标对齐？11-06
• · allegro库文件中的.txt文件作用？11-06
• · 关于16.2 hilight net的问题11-06
• · 怎样显示网络名称或者是快速高亮一组网络11-06
• · 求救！关于出GERBER时DIP symbol与铜箔的链接形式11-06
• · 求助：关于开关电源MP2467的反馈信号11-06
• · 为什么生成的DRL文件提示TOOL numbers with no size？11-06
• · allegro自动布线求教问题11-06
• · allegro16.3 走线到焊盘的约束11-06
• · 请高手们，帮我解决下生成netlist时，总报错，多谢了！11-06
• · 原理图命名规范: 所属类型（HW/DOCs/SRC等）和部分内容（MB/FP/NIM等）指的是什么？11-06
• · 走线换层快捷键设置问题11-06
• · 地层铺铜后DRC错误如何解决11-06
• · 出gerber导入cam350报错，Error Creating Aperture11-06
• · z copy shape功能如何使用11-06
• · 请教:关于ALLEGRO15.7设置规则的取消11-06
• · 电脑主板中建库的要求和管理11-06
• · netin出问题11-06
• · 《Allegro PCB Layout(I II) 高速电路板设计-超清晰简体》11-06
• · 求助？DRC错误11-06