• · 找不到錯誤11-06
• · 打开Design Entry CIS 时 老是最小化 不能最大化11-06
• · allegro如何设置限高区域呢？11-06
• · NANDFLASH 的 IBIS模型11-06
• · allegro15.5铺铜的怪现象11-06
• · 用ALLEGRO画的PCB能转成PADS的PCB吗11-06
• · Cadence原理图时：如何显示信号的物理物理位置？11-06
• · 新手求教，一般怎么摆放零件11-06
• · cadence runtime error11-06
• · 信号线走线加宽有好处吗？11-06
• · 叠层设置中的Shield一项是做什么用的啊！拜托了~11-06
• · allegro和orcad的交互问题11-06
• · 求助：关于allegro制作元件的user properties11-06
• · 什么是Antenna Via？有什么影响？11-06
• · allegro中走等長線時如何知道現在的走線與要求差多少11-06
• · PCB Editor显示问题11-06
• · allegro颜色11-06
• · ALLEGRO 16.2如何屏蔽SHAPE11-06
• · 电路板边框如何设计成有弧形的11-06
• · 求助：16.3如何结合Hyperlynx8.0仿真11-06
• · allegro 16.3线看上去是断的如何解决？11-06
• · 铺地后未连接上的引脚如何清楚看到鼠线11-06
• · 第一次做板,不使用负片.那过空怎么设置呀？11-06
• · 關於netlist載入.brd的錯誤訊息要如何排解？11-06
• · spb 16.3 安装后出现的问题，请帮忙看看可否解决啊11-06