微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro如何设置限高区域呢?

allegro如何设置限高区域呢?

时间:10-02 整理:3721RD 点击:
一直没搞明白Allegro要如何设定限高,constrain里都是一些平面上的限制参数,对高度的限制好像没看到。

有那么复杂吗,设在机构层不行?

Setup->Areas->Package Height

呃,不是元件的高度,而是设定板上一个区域,限定这个区域的元件高度不能超过多少,如果超过了就会报DRC。

有时候做一些用公模的东西,根本没有做机构的参与。
小公司,很乱的。

搞定了,原来package keepout的package height就是限高,谢谢XYX365!

一般设置在机构layer,建零件时设置keepout,个人见解,

谢谢,领教了

学习

thanks,

谢谢分享!

学习了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top