微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 地层铺铜后DRC错误如何解决

地层铺铜后DRC错误如何解决

时间:10-02 整理:3721RD 点击:
一个封装上的机械焊盘在地层铺铜之后就报错,约束出现错误
我用的是默认的约束,请问各位这个如何解决?
谢谢

地和电源层的DRC一般都不用理它的

如果是负片,可以不管
但如果是正片,还是手工处理一下

提示这个
Class:           DRC ERROR CLASS
  Subclass:        GND
  Origin xy:       (34210.50 -10211.50)
  Constraint:      Thru Pin to Shape Spacing
  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS
  Constraint value: 5 MIL
  Actual value:     0 MIL
  - - - - - - - - - - - - - - - - - - - -
  Element type:    SHAPE
  Class:           ETCH
  Subclass:        GND
  Part of Net Name: GND
怎么解决?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top