• · 我的总线为什么是成束出现的？11-06
• · 直角、锐角走线问题11-06
• · Allegro 16.5老显示有1个Unrouted Connections11-06
• · 问一个网络比较的问题11-06
• · 很担心这样绕线会不会有问题？！11-06
• · orcad16.5升级问题11-06
• · win7 旗舰版安装165,求助！11-06
• · Cadence15.7问题，请大侠帮忙解决！谢谢了11-06
• · net name改变之后如何如何实时的显示在已有的PCB中11-06
• · Allegro16.2突然不能手动布局了（manual place 出错）11-06
• · Xnet等长设置问题11-06
• · 请教封装制作的问题11-06
• · 求助 top和bottom层都有焊盘的封装怎么画11-06
• · 请问一下Cadence中的net in在哪里设置11-06
• · 有文字全局放到器件中心的skill吗？11-06
• · 很纠结！Cadence网表名修改后如何动态实时显示在PCB中11-06
• · Mechanical symbol 问题？11-06
• · LP Wizard产生的文件那些是有用的？11-06
• · logic part的问题11-06
• · 求教一个原理图库文件的问题，谢谢11-06
• · Cadence的网表如何实时更新11-06
• · 是不是16.5的BUG11-06
• · 请教：在板子上开槽怎么做？11-06
• · 关于：error...DstCxi.il11-06
• · 谁能帮我加个pin上去，有个客户是用allegro 画的，我不会用，11-06