微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 问一个网络比较的问题

问一个网络比较的问题

时间:10-02 整理:3721RD 点击:

ALLEGRO里,我对2个PCB网络表进行比较,操作如下:在一个PCB里TOOL\design compare把网络表保存,在另一个PCB里打开TOOL\design compare导入前面的网络表文件,进行比较的是时候出现这样的情况
发现是instance有误差,请问这个对2个PCB来说,有没有差异

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top