微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > net name改变之后如何如何实时的显示在已有的PCB中

net name改变之后如何如何实时的显示在已有的PCB中

时间:10-02 整理:3721RD 点击:
    我在PCB铺铜的过程中发现原理图中有一个net name搞错了,然后我回到原理图中那个net name改了。最后我重新生成了网表,导入pcb中后,发现再次铺铜的过程中那个网络名还是原来的那个,还是没有改过来,请问这是什么原因,是我漏了哪一步了吗,还是前面设置步骤有问题。其实有一种笨办法,就是重新导入网表,再quickplace,重新布局布线,但是我觉得这样的话工作量太大。

问题已解决,原理是自己没完全改过来?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top